Tape burn-in circuit

Abstract

Abstract Translated from English Un circuit de vieillissement accelere d'une memoire a circuit integre recoit un signal a deux etapes a une borne de vieillissement accelere (168). Un signal d'horloge de regeneration est fourni a une borne de regeneration (170) qui commande un compteur de regeneration (192). Une sequence d'adresses est produite par le compteur de regeneration (192) et envoyee au decodeur de rangees (194) et au decodeur de colonnes (196). Lorsque la commande envoyee a la borne (168) se trouve dans un premier etat, les amplificateurs de detection (132) a l'interieur d'un reseau de memoire (107) sont invalides de maniere telle que les circuits d'elevation (148) elevent les lignes de chiffres (116, 118) a un niveau eleve de tension. Le niveau eleve de tension est transfere dans des condensateurs de stockage de la cellule de memoire (120, 122). Lorsque la commande se trouve soit dans le premier soit dans le deuxieme etat, le signal de regeneration force un generateur de chaine d'horloge de rangee (176) a produire des signaux d'horloge de rangee et un generateur de chaine d'horloge de colonne (178) a produire des signaux d'horloge de colonne. Les adresses produites par le compteur de regeneration avec les signaux produits par les generateurs d'horloge de rangee et de colonne produisent le vieillissement des cellules de memoire (120), de l'amplificateur de detection (132) et des circuits associes a l'interieur du reseau de memoire (107). Le reseau de memoire (107) peut etre teste avec des signaux recus uniquement par l'intermediaire de quatre bornes afin de rendre possible le test simultane d'une pluralite de circuits integres sur une bande ne possedant pas de croisement de lignes conductrices. An accelerated aging circuit of an integrated circuit memory receives a two-stage signal at an accelerated aging terminal (168). A regeneration clock signal is supplied to a regeneration terminal (170) which controls a regeneration counter (192). An address sequence is produced by the regeneration counter (192) and sent to the row decoder (194) and to the column decoder (196). When the command sent to the terminal (168) is in a first state, the sense amplifiers (132) inside a memory network (107) are invalidated in such a way as the elevation circuits (148 ) raise the lines of numbers (116, 118) to a high level of tension. The high voltage level is transferred to storage capacitors of the memory cell (120, 122). When the control is in either the first or the second state, the regeneration signal forces a row clock chain generator (176) to produce row clock signals and a clock chain generator. column (178) for producing column clock signals. The addresses produced by the regeneration counter with the signals produced by the row and column clock generators produce the aging of the memory cells (120), of the detection amplifier (132) and of the circuits associated with it. inside the memory network (107). The memory array (107) can be tested with signals received only through four terminals to make it possible to simultaneously test a plurality of integrated circuits on a strip having no crossover of conductive lines.

Inventors

• 👤 Corp Mostek

Bibliographic Details